[全国]芯原股份有限公司2012招聘宣讲会 西安电子科技大学专场

发布时间：2011-09-21
工作地点：其它
信息来源：西安交通大学
职位类型：全职
职位描述
1.宣讲会及面试场地时间如下：

西安电子科技大学

DateRoomTime

Sep.28, Wed.教学楼阶梯教室110室（笔试宣讲）4:30pm-6:30pm

西大楼419室（多媒体）（面试）7:30pm-9:30pm

2.招聘职位的详细描述请见附件。（现场接受简历，无需投递电子版）

3.公司简介：

芯原股份有限公司成立于2003，是一家发展迅速的硅产品解决方案公司，公司提供的产品和服务使客户能够达到他们芯片设计的目标，加速开发项目并以较低的成本及时提供市场认可的硅产品。
芯原专注于在多媒体、语音和无线通信等广大的应用市场提供专家设计服务、市场领先的ZSP 可授权内核和平台、业内标准的半导体IP以及可升级的ASIC全包服务。芯原在以下方面拥有广泛的经验：通过利用其在亚太(包括中国)领先的晶圆代工厂和封装测试公司的合作伙伴网络加速客户ASIC设计(从初步的规格到硅产品)、在硅产品方面按时按规格取得一次性流片成功以及使客户硅产品实现量产。芯原的客户大多是基于全球市场主导地位的跨国公司。通过芯原为他们提供的增值的IP平台、灵活的沟通模式、有效的供应链管理以及强大的支持服务，使其能够真正有效的缩短研发周期、降低开发成本、并最终实现规模经济。
芯原在全球拥有200位高级工程师和设计中心，客户能够利用真正意义上的全球设计服务公司为他们的硅产品提供支持并实现设计和成本目标。芯原在加州圣塔克拉拉、德州达拉斯、中国上海北京、中国台湾台北、日本东京、法国尼斯和韩国首尔均设有设计、运营和销售支持办事处。

注：1.工作地点：通过面试可选择上海or成都（new site）

2.公司会派一辆shuttle bus停在西安交大思源活动中心旁边小广场(靠南门)，9月28日下午4点发车到西安电子科技大学。

附需求职位：

芯片系统设计/验证工程师

SoC Design/Verification Engineer

工作描述：

l 能够独立完成ASIC功能模块的设计/验证任务,　具体工作包括需求分析,　Spec设计,　架构定义,　RTL代码，模块设计及验证,　系统集成及验证

l 密切配合系统工程师, 后端工程师、和测试工程师，解决功能性验证、后端物理实现及工程测试等方面的问题

l 负责从微结构设计、ASIC功能实现、模块/芯片级验证等工作,　搭建通向ASIC物理实现的桥梁

职位要求：

l 硕士/博士学历，电子工程或计算机科学相关专业

l 一年以上ASIC设计/验证等工作经验,　包括课程项目

l 熟练应用EDA工具(Synopsys或Cadence),　能够独立解决下述领域中的若干技术问题：

设计规格的制定，RTL代码和格式的审查,　模块设计, 系统集成；

运用SystemC进行建模；掌握SystemVerilog以及VMM/OVM验证方法学

l 深亚微米ASIC开发设计流程和方法上有着丰富知识及成功经验者优先

l 熟谙ASIC设计中的问题及硅验证事项

l 富有事业心和团队合作精神，沟通表达能力良好

Responsibilities:

l Capable of independently contributing to and working on the design/verification of ASIC function blocks in terms of Design Spec, Architecture definition, RTL coding, block design/verification, system integration/verification

l Work closely with system engineers, physical implementation designers, and testing engineers to solve functional verification, floorplan design, timing optimization/closure and testing consideration

l Be responsible for micro-architecture design, RTL design, block-/chip-level verification, as a bridge to ASIC physical implementation

Requirements:

l Master/PhD degree in EE/CS related specialties

l At least 1 years of working experience in ASIC design/verification,　including course projects

l Possessing the independent mastery of EDA tools (Synopsys or Cadence) and capability of solving technical issues as below are a must

Design specification, RTL coding and style critique, block design, chip-level integration,

System-C modeling, SystemVerilog based on VMM/OVM methodology

l Solid knowledge and proven track record in design flow and methodologies for deep submicron ASIC development is a plus

l Strong understanding of ASIC design issues and deep considerations relating to silicon success

l Self motivated, team work, and good communication are a must

模拟电路设计工程师

Analog Circuit Design Engineer

工作描述：

l 设计开发CMOS 深亚微米模拟电路

l 指导、监督版图设计

l 协助设计测试板, 调试验证测试芯片

职位要求：

l 电子工程专业硕士/博士学历

l 相关课程知识及项目经验

l 有以下单项或多项设计经验：低电压、低噪音OPA；LDO/DCDC, ADC&DAC；PLL&DLL； 高速SerDes；RF和其他模拟电路

l 富有事业心和团队合作精神，沟通表达能力良好

Responsibilities:

l Devise and develop deep sub-micron CMOS analog circuit

l Guide and/or supervise layout

l Assist in the design of test boards so as to debug and verify test chips

Requirements:

l MS/PHD degree, majored in EE

l Course knowledge and project experience in the related areas

l Have experience on one or some of the following disciplines: low voltage/low noise OPA, LDO/DCDC, ADC&DAC, PLL/DLL, high speed SerDes, RF and other analog blocks

l Self motivated, good communication and team work skills are a must

设计实现工程师

Design Implementation Engineer

工作描述：

l 掌握并熟练应用从Netlist到GDS的设计流程

l 设计测试用逻辑电路，包括：库BIST，扫描插入边界扫描测试，延迟测试，宏测试

l 完成时序约束，检查STA

l 设计布图布线，完成物理验证

l 为客户/现场应用工程师/销售人员提供技术支持

职位要求：

l 电子工程硕士或更高学历

l 学习勤奋，工作积极投入

l 具备以下单项或多项经验（多多益善）：从Netlist到GDS的设计实现，芯片级测试，ASIC编码和模拟，ASIC物理版图，集成电路制造和工艺

l 富有事业心和团队合作精神，沟通表达能力良好，中英文流利

Responsibilities:

l Understand and apply the Netlist in to GDS design flow

l Design testing logic circuit, including: Memory BIST, scan insertion boundary scan test, delay test, macro test

l Finalize timing constraint and check STA

l Design placement and routing and verify physical

l Technical support Customer/AE/Sales

Requirements:

l MS degree or above in EE

l Quicker learner, committed to job targets

l Experience in at least one of the following disciplines (the more the better): Design implementation from Netlist in to GDS, Chip level testing, ASIC coding and simulation, ASIC physical layout, IC fabrication and processing

l Self motivated, good communication skill and team work spirit, fluent in both English and Chinese

版图设计工程师

Layout Design Engineer

工作描述：

l 应用集成电路设计、工艺、物理版图以及设计工具的原理知识于实际工作

l 根据指导设计、开发模拟/混合信号/IO/标准单元/存储器CMOS深亚微米芯片版图

l 验证/分析，处理版图设计的DRC/LVS/ERC/ANT

l 根据公司设计流程参与产生流片数据包

职业要求：

l 电子工程、计算机科学或物理学等相关专业本科或更高学历，有一定工作经验或可靠培训机构（如ICC）的版图培训证书

l 懂得以下单项或多项版图设计原理：模拟电路， 混合信号，标准单元，IO PAD，存贮器

l 懂得集成电路设计的整个开发流程

l 熟悉Virtuoso/Laker/IC_station, Calibre/Hercules/Assura和Star_RC 工具及使用环境

l 熟悉UNIX/LINUX操作系统

l 富有事业心和团队合作精神，沟通表达能力良好，中英文流利

l 精通电路和亚微米工艺者优先

Responsibilities:

l Theoretical application knowledge in the field of schematic, IC process, physical drawing, and tools

l Layout design/develop of Analog/Mixed signal/IO/STD/Memory circuit of deep sub-micro CMOS under the guidance of supervisor

l Verify/debug DRC/LVS/ERC/ANT of designs

l Assist in tapeout kit generation following internal established flows

Requirements:

l Bachelor s degree or above, majored in EE, CS, Physics, etc, with related work experience or layout training certification from certified training center (such as ICC)

l Knowledge in at least one of the following disciplines: Analog, Mixed_Signal, STD, IO, Memory layout and verification

l Understand the entire development flow of IC design

l Familiar with Virtuoso/Laker/IC_station, Calibre/Hercules/Assura, Star_RC tools and the environments

l Familiar with UNIX/LINUX operation systems

l Self motivated, good communication skill and team work spirit, fluent in both English and Chinese

l Excellent schematic and sub-micron process understanding/knowledge is preferred

如何写一份简单、直接、高效的求职信？