[山东]联暻半导体（山东）有限公司

职位：APR工程师|Layout工程师
发布时间：2014-12-11
工作地点：其它
信息来源：延边大学
职位类型：全职
职位描述
联暻半导体（山东）有限公司

录入时间：2014-12-11 浏览次数：3次

公司信息

公司所在地区 山东省

公司网址 此信息只对已注册用户提供

公司简介(Company Information)

联暻半导体（UDS）为台联电集团(UMC)在中国成立之专业集成电路设计服务公司。联电集团成立于1980年，为台湾第一家半导体公司。身为全球半导体业界的先驱，联电在全球拥有2座12寸晶园厂，7座8寸晶园厂，1座6寸厂，量产制程已推进到28纳米，并同步研发包含14纳米在内的多种客制化先进制程。随着高端产品的设计和制造复杂性与日俱增，以及国内集成电路设计产业的快速崛起，联电集团致力于满足国内客户的需求，于山东省济南市成立集成电路设计服务公司“联暻半导体”。联华电子旗下联暻半导体，将在集团资源支持下，为中国市场提供芯片设计服务，旨在成为中国第一大ASIC设计服务公司。

招聘要求

二、招聘职位APR工程师(若干)工作内容: 负责ASIC中的数字部份的版图自动布局布线（APR）设计，完成从netlist到GDSII的设计实现。包括Floor Plan、CTS、Place and Routing、Performance/Power/Area优化及后段验证(DRC、LVS、LPE)。 任职条件: 1. 集成电路、微电子、电子信息、自动化相关专业本科毕业。 2. 学过数字电路设计、IC后端设计工具 (EDI / ICC / PT / LEC / Voltus / Calibre / …) 。 3. 乐于团队合作、沟通，且愿意积极学习者。 4.精通汉语、朝鲜语者尤佳。 Layout工程师(若干)工作内容： 依电气特性与布局规范,将电路图中的组件与接线做布局布线,最后用DRC& LVS做验证,确保符合设计需求。 具备Tape out经验、能独立处理Whole Chip能力。 具备对Latch-up/ESD/Antenna/EM/IR的认识与处理能力。 任职条件: 1. 集成电路、微电子、电子信息、自动化相关专业本科毕业。 2.具备基础的CMOS VLSI或半导体知识背景。具备IC Layout、DRC、LVS实作经验者尤佳。 3.乐于团队合作、沟通，且愿意积极学习者。 三、加入我们智联投递：搜索“联暻半导体”搜索相关职位 邮箱投递：投递于邮箱(HR@)，姓名 学校 专业 应聘职位 微信关注：搜索“联暻半导体”或扫描二维码关注我们。 招聘甄试 通过简历筛选，符合公司招聘职位之任职条件者，公司将在7日内电话通知您，并协调您合适的甄试(包含笔试与面试)时间与地点，参与甄试。 期待您的加入！

联系方式

联系人(Contact Name) 此信息只对已注册用户提供

电话(Phone) 此信息只对已注册用户提供

传真(Fax) 此信息只对已注册用户提供

电子信箱(E-mail) 此信息只对已注册用户提供

通讯地址(Address) 此信息只对已注册用户提供

邮编(postalcode) 此信息只对已注册用户提供

◇Ying□Jie□Sheng☆com♣

本站提醒:如何识别虚假招聘信息？求职必看，切勿受骗上当！

如何写一份简单、直接、高效的求职信？