普迪飞半导体技术（上海）有限公司

职位：数据分析工程师、数据整合工程师、CV Test Chip Layout Engineer
发布时间：2008-11-14
工作地点：上海
信息来源：西安理工大学就业网
职位类型：全职
职位描述
普迪飞半导体技术（上海）有限公司

发布时间：2008-11-14 10:49:01　　

普迪飞半导体技术（上海）有限公司 我们的历史和使命 PDF Solutions 创立于1991年。致力于发展和利用我们独有的工艺-设计互动集成技术和服务，为IC业界提供最优的系统基础结构以提高IC良率、性能和可靠性。 总部位于美国加州的圣荷西(San Jose)，并在加州的圣地亚哥(San Diego)、德州的达拉斯(Dallas)、意大利、德国和日本拥有我们的技术中心。于2001年成为上市公司(NASDAQ: PDFS)。 我们的人才 我们现在全世界拥有近三百个超群的人才，专业领域包括工艺集成，设备物理学，TCAD，测试芯片，软件开发，集成电路设计，版图分析，数据分析，市场营销，行政和财务等诸多方面。 我们的优势 系统化的设计-工艺集成解决方案（工艺仿真软件，全面的硅性能测试芯片，系统的良率和性能增进方式方法）和卓越的咨询顾问服务能为我们的IC客户： 提高IC良率，性能和可靠性 缩短产品上市时间 短产品量产时间 提高利润 你的机遇 在PDF Solutions的杰出人才能有充分的机会去: 研发，了解全世界最尖端的半导体技术 拓展对半导体业各方面的视野 发挥创新能力，解决技术难题 积累客户服务，团队合作与领导的经验 上海分公司的使命 PDF Solutions上海分公司将成为公司的工程数据分析和标准化服务中心。我们将在超越客户对质量、服务以及效率的期待的同时，推动本公司在数据分析和方法论专长领域的进一步发展；并以此为基础，帮助拓展本公司在中国的半导体市场，从而与中国半导体客户密切合作来显著提高他们在全球市场的竞争力。 招聘职位1．数据分析工程师第 1 级（Level 1） 主要目的：为客户顾问小组提供准确，全面和及时的标准数据分析以解决良率及技术问题。推动公司在数据分析和方法论专长领域的进一步发展。 特殊要求：需出差美国和其它国家 PDF Solutions 分支机构（培训，公司会议等） 工作流程和主要职责: 定位并准备待分析数据。 (测试芯片数据来自于 PDF 的电子测试器，又称 pdFasTest 。) 检查作业传票档案上数据待析日期。与顾问小组协调员协调，跟踪数据待析以开始及时分析。 定位适当的分析报告模板以进行分析。 与数据整合工程师协调，找出并解决数据下载的问题。 执行标准分析报表。 监控分析并与整合工程师协调，共同解决分析运行中的可能出现的任何问题。 检阅分析结果和质量。呈递分析结果给顾问小组协调员及经理。 与工程服务工程师一起解决在分析中遇到的有关数据方面的问题。 上报其他分析中遇到的问题给高级数据分析工程师。 通报客户分析进展情况。 管理并按时完成一组作业。若无法于期限内完成，上报经理。 参与定期操作，质量评估和（分）公司会议。 职位说明: PDF是半导体业的“医生”，帮助客户发现、分析并解决设计、生产中的疑难杂症，主要集中在生产制造良率和产品性能提高相关的分析研究。数据分析最核心的价值就是发现问题，并对之进行科学分析，一如医生的诊断。提供确切、详尽的诊断分析报告，以及相应的改善建议，是数据分析的职责，为客户发现问题并找出解决方案，是最终的目标。判断数据的完整、正确性，并寻求相关部门作出相应调整也是责任之一，一如拿到X射线报告的医生，首先需要判断这份报告本身的准确性。公司有大量先进分析工具（设计、测试到分析等多个领域），掌握如何使用这些先进工具就像X射线、B超等对医生一样重要。同时，公司一直致力于不断改善和创新，对于这些工具问题的反馈、建议，这也成为数据分析工程师的责任之一。好的诊断不仅在于发现问题，更在于让客户接受并做出相应改进。同时，好的诊断档案对于他人也是良好借鉴，把问题和根源进行清晰、准确的描述并归档，也是数据分析工程师的重要责任。领域知识的复杂多样、爆炸式更新、关联领域的广泛性，快速学习吸收新知识，能根据已有知识背景和新的分析需求，提出建设性意见甚至创造新的分析方法、工具。 职位要求: 学历：电子工程、材料科学 、物理或相关领域的学士，硕士或博士。 语言：通过大学英语四、六级考试。口语及书面英语能满足沟通工作交流及解决技术问题的要求。能以英语撰写报告、文件和电子邮件。能有效地用英语面对面或用电话沟通，流利者更佳。 经验：不需经验，但有半导体产品或工艺数据分析经验者优先考虑。 品格与能力： 优秀的顾客服务态度。注重符合顾客的需求。 优秀的解决技术问题的技能。 自动自发，学习快速。 努力不懈，主动解决问题。 团队精神。能与办公室和远程同事顺利合作。 沟通技巧。能清晰简明地解释并沟通复杂的概念。 彻底而井然有序的工作风格。 非常注意细节。注重准确性。 广泛了解电子，物理和材料科学。更佳: 了解半导体装置物理学，过程技术，和/或 VLSI 设计原理 (CMOS, bipolar, bi-CMOS, DRAM) 。 非常了解实验设计和工程统计学。更佳: 了解统计软件工具 (例如 S plus, SAS, RS1, Matlab). 优秀的计算机能力 (UNIX and PC platform)。更佳: 程序语言能力 (例如 C / C++, Java) 2．数据整合工程师第 1 级（Level 1） 主要目的: 为客户顾问小组提供编程，集成及系统管理以解决良率及技术问题。 特殊要求: 需出差美国和其它国家 PDF Solutions 分支机构（培训，公司会议等） 工作流程和主要职责: 建立数据库并作数据输入的准备工作。 将数据输入数据库以便分析。 监控数据输入，处理数据输入错误。 发现并解决数据输入及数据传输中出现的问题。 与数据分析工程师协调，发现并解决数据分析时遇到的数据问题。 监控数据库引擎运作正常。实施常规数据库管理。 实施常规系统管理。 利用多种计算机语言编程来满足分析需求。 参与公司大型编程和集成项目。 通报客户（数据分析工程师，顾问小组等）任务进展情况。 管理并按时完成一组作业。若无法于期限内完成，上报经理。 参与定期操作，质量评估和（分）公司会议。 职位要求: 学历: 计算机科学、信息工程或电子工程学科的学士 语言: 通过大学英语四、六级考试。口语及书面英语能满足沟通工作交流及解决技术问题的要求。能以英语撰写报告、文件和电子邮件。能有效地用英语面对面或用电话沟通。流利者更佳。 经验：不需经验，但有SQL关系数据库管理系统或大量数据处理经验者优先考虑。 品格与能力： 优秀的顾客服务态度。注重符合顾客的需求。 优秀的解决技术问题的技能。 自动自发，学习快速。 努力不懈，主动解决问题。 团队精神。能与办公室和远程同事顺利合作。 沟通技巧。能清晰简明地解释并沟通复杂的概念。 彻底而井然有序的工作风格。 非常注意细节。注重准确性。 具备Unix和 Linux 的实际工作经验。 结构式程序语言（C, C++, Java, Perl）编程能力及快速学习新语言的能力。 熟悉SQL, 关系数据库设计及数据库编程概念。 具备UNIX shell scripts 的经验 对软件开发生命周期的广泛理解。 3. CV Test Chip Layout Engineer (设计工程师) Job description: Design, generate and verify specific Characterization Vehicle test chip layouts to characterize clients’ manufacturing processes and quantify impact of design on product performance and yield. Focus on short flow (BEOL, FEOL) test chips. Use PDF proprietary automated layout tools including layout generators, routers and packers to create, place and route CV test chip structures. Generate all collateral needed for testing, inspection, analysis, and documentation of CV Test Chips. Participate with client in detailed review of test chip including post-OPC data review and pre mask-making reviews Work closely with PDF CV Analysis Methods to create an optimal design of experiments for CV test chips. Required skills and experience: Sound understanding of semiconductor manufacturing process and transistors Experience with semiconductor layout methods and layout tool suites (e.g., Cadence, Mentor, etc). Working knowledge of DRC and LVS tools and deck creation and applicatoin Basic knowledge of Unix scripting languages (e.g., perl, CSH, SH, Tcl, etc) Basic knowledge of parametric test methods Self-motivated and highly professional including some experience with customer interactions Familiarity with interpreting and using Design Rule Manuals for deep sub-micron semiconductor processes (both foundry and IDM) Job desirables: Experience with Cadence Virtuoso and/or Cadence SKILL programming language Experience with Mentor Graphics Calibre DRC Experience with any part of Design for Manufacturability including design modification, verification, algorithms or failure analysis Experience using circuit modeling software (HSPICE, Spectre, etc) Familiarity with semiconductor reticle-making practices (mask data prep, dummy fill algorithms, basics of OPC, mask fracturing and biasing, etc) 我们注重的品格 客户至上的理念，团队精神，自强，自律，敬业。 行动起来！ 让 PDF Solutions 了解您：请把您的中英文简历发送至 PDFShanghai@ 如有更多问题，人事经理 Jennifer Wang 会尽力为您解答。 电话：21-6510-1515，传真：21-6565-9016

公司简要介绍：
不详 不详