恒原微电子（上海）有限公司

职位：2008招聘
发布时间：2008-04-16
工作地点：上海
信息来源：中科大就业网
职位类型：全职
职位描述
恒原微电子（上海）有限公司招聘会信息

恒原微电子（上海）有限公司招聘会信息
( Panovel Technology Corporation )
招聘时间：4月21日(星期一)下午2：30
招聘地点：科大西区信息学院会议室

恒原微电子（上海）有限公司介绍
《恒原微电子（上海）有限公司》是一家由风险投资公司全额投资的创业公司，公司致
力于UWB芯片的设计和产品开发，公司核心是从美国和欧洲回国创业的技术团队，公司现
注册于上海浦东张江创业园。

1. UWB（超宽带）技术，产品和市场
UWB技术应用于无线个域网（WPAN）中以高速、低功耗方式传输多媒体数据，传输速率可
达480Mbps或更高。
UWB产品将广泛应用于：
计算机及其外设，如打印机、无线存储器等；
家庭视听系统，如电视机、机顶盒、DVD播放机、数字音响等；
便携式设备，如手机、数码相机、摄录机、MP3、MP4 播放机等。
目前在美国，UWB产品是一个急速兴起的市场。IBM Thinkpad 和戴尔公司均宣布将生产
嵌入UWB-USB的机型。预计4年内产值将达到10亿美元。在世界范围内，一个数倍于此的
巨大市场将随之产生。

2. 《上海恒原》的目标
《上海恒原》将开发出具有自主知识产权、集成射频与基带处理于一体的UWB单芯片。芯
片首先瞄准国际市场，而后转向国内市场。《上海恒原》力争五年内成为全球领先的UWB
芯片供应商和UWB/WPAN方案提供商
3. 《上海恒原》的背景
《上海恒原》已获美国硅谷顶尖的风险投资公司首期投资六百万美元，二期投资额预计
为1500万~2000万美元。

4. 《上海恒原》的技术团队
《上海恒原》技术团队的顶尖工程师来自世界一流的公司，如Broadcom, Connexant,
Phillips, Qualcomm, Entropic 等。系统架构师吴博士赢得过多项国际奖项，他的设计
成功进入顶级品牌客户，如索尼，松下，HP，摩托罗拉和科学亚特兰大等，各项产品的
产值达到每年一亿美元。

5. 《上海恒原》的全球资源
《上海恒原》具有强大的市场营销资源，如MURATA/SYCHIP公司的全球销售副总裁
Moses Asom将与《上海恒原》合作。他与IBM，Dell和HP笔记本电脑业务的高层关系密
切，取得出色的销售业绩。

6.恒原微电子（上海）有限公司(Panovel Technology Corporation )招聘应届毕业生的
待遇
年薪（人民币）：
学士学位： 6 - 8 万
硕士学位： 9 – 11 万
博士学位： 12 – 14 万
入职期权：2000 – 5000 股
奖金：视工作业绩每年发放最多达3个月工资的奖金。
福利: 遵照国家有关规定

7.恒原微电子（上海）有限公司 (Panovel Technology Corpration)招聘
(Recruitment)职位及要求

职位名称之一：SoC ASIC 设计工程师
A． 职责
(1) 在UWB片上系统(SoC)上集成ARM处理器和AMBA总线；
(2) 设计DMA；
(3) 实现MAC功能，如排队管理；
(4) 与‘物理层ASIC工作组’和‘固件工作组’合作完成‘物理层-MAC’接口。
B． 资格
(1) 具有SoC设计的丰富经验；
(2) 具有ASIC设计流程的丰富；
(3) 具有ARM/AMBA集成的经验；
(4) 具有DMA设计经验；
(5) 在复杂FIFO管理方面有经验。
C． 优先考虑条件:
有以下经验者：ARM 集成，AMBA总线，DMA和MAC；硕士或以上学位。
Position title: SoC ASIC Engineer
A． Responsibilities:
(1) Integration of ARM processor and AMBA bus for UWB SoC;
(2) Design of DMAs;
(3) Implementation of MAC functions such as queue management;
(4) Work with PHY ASIC group and Firmware group on PHY-MAC interface.
B． Qualification:
(1) Solid experience on SoC design;
(2) Solid experience in ASIC flow;
(3) Experience of ARM/AMBA integration;
(4) Experience of DMA design;
(5) Experience of complicated FIFO management.
C． Priority:
ARM integration experience;
AMBA bus experience;
DMA experience
MAC experience;
MS and higher.

职位名称之二：模拟/混合信号电路设计工程师
A． 职责
(1) 参加模拟和混合信号集成电路开发的各项工作；
(2) 产品功能定义和框架结构确定；
(3) 对竞争对手的现有产品和潜在新产品作功能性能和优势劣势评估；
(4) 研究用于新一代产品的技术；
(5) 基于已有技术开发新的技术和产品；
(6) 器件级和系统级的仿真和设计确认；
(7) 支持‘片上系统’（SoC）的功能块集成、版图设计和验证；
(8) 原型样品芯片的评估；
(9) 支持测试系统的开发；
(10) 产品发布；
B． 资格
(1) 在Bipolar and CMOS 工艺方面具有坚实知识基础；
(2) 具有对模拟集成电路进行测试和构建测试环境的能力；
(3) 在基本的模拟/混合信号电路方面具备设计CMOS器件模型、各种放大器、比较
器、参考电压、数据转换器频率补偿；
(4) 熟悉Cadence 设计工具和UNIX操作系统；
(5) 出色的书面和口头沟通能力。
C． 优先考虑:
模拟/混合信号电路专业的硕士或博士。

Position title: Analog / Mixed-signal Engineer
A． Responsibilities
(1) Participate in all aspects of the development of analog and mixed
signal integrated circuits;
(2) Product definition and architectural development;
(3) The evaluation of capabilities, strengths and weaknesses against
competitors for existing products and for potential new products;
(4) Carry out research to establish technology concepts required to
deliver future anticipated products;
(5) Developing new technologies and new products deriving from existing
technologies;
(6) System and component level simulation and design validation;
(7) Support of SoC IP integration, layout and verification;
(8) Prototype evaluation;
(9) Support of test development;
(10) Product release.

B． Qualification:
(1) Good knowledge of Bipolar and CMOS technology;
(2) Competence in analog circuit measurement and construction techniques;
(3) Design knowledge in areas of fundamental Analog/Mixed-signal
circuits CMOS device model, various amplifiers (rail-to-rail, folded-
cascode, fully differential), comparator, voltage reference, data converters
frequency compensation;
(4) Familiarity with Cadence design tools, UNIX O/S;
(5) Excellent written and verbal communication skills.
C． Priority:
MSEE or PhD in the Mixed signal design.

职位名称之三：通信系统工程师
A． 职责：
(1) 用C/C++开发UWB(OFDM)接收端的核心算法；
(2) 完成对性能、复杂度和存储空间需求的仿真和优化；
(3) 完成定点的C优化；
(4) 与‘物理层ASIC工作组’合作提出物理层ASIC架构。
B． 资格：
(1) 具有开发OFDM系统算法的丰富经验；
(2) 精通C/C++/Matlab编程；
(3) 透彻理解通信系统；
(4) 具有物理层FPGA/ASIC实现的经验。
C． 优先考虑：
有以下经验者：无线通信，定点优化，FPGA实现，物理层ASIC模块架构；博士学位。

Position title: Communication System Engineer
A． Responsibilities:
(1) Develop core algorithms in C/C++ for UWB (OFDM) receiver;
(2) Perform simulation tasks and optimization in performance, complexity
and memory requirement;
(3) Perform fixed point C optimization;
(4) Come up with PHY ASIC architecture with PHY ASIC group.
B． Qualification:
(1) Solid experience in OFDM system algorithm development;
(2) Proficient in C/C++/Matlab programming;
(3) Thorough understanding of communication system;
(4) Experience in FPGA/ASIC implementation of PHY.
C． Priority:
Wireless communication experience;
Fixed point optimization experience;
FPGA mapping experience;.
PHY ASIC micro architecture experience;
Ph.D.

职位名称之四：物理层ASIC设计工程师
A． 职责：
(1) 与‘物理层系统工作组’合作提出物理层ASIC框图架构；
(2) 物理层算法的ASIC实现；
(3) 与‘MAC工作组’和‘固件组’合作完成‘物理层-MAC’接口；
(4) 物理层的FPGA验证和排错。
B． 资格：
(1) OFDM物理层实现的直接工作经验；
(2) OFDM物理层优化和排错的直接工作经验；
(3) 在ASIC设计流程，包括时序等方面有丰富经验。
C． 优先考虑:
有FPGA实现，无线通信IC设计经验者；硕士或以上学历。

Position title: Phy ASIC Engineer
A． Responsibilities:
(1) Work with PHY system group to come up with PHY ASIC block
architecture;
(2) ASIC implementation of PHY algorithm;
(3) Work with MAC and Firmware groups for PHY-MAC interface;
(4) FPGA validation and debugging of PHY algorithms;
B． Qualification:
(1) Hands on experience on OFDM PHY implementation;
(2) Hands on experience on OFDM PHY optimization and debugging;
(3) Solid experience on ASIC flow, including timing closure.
C． Priority:
FPGA mapping capability;
Wireless communication IC design experience;
MS and higher.

职位名称之五：周边功能模块ASIC设计工程师
A． 职责
(1) 评估不同供应商提供的周边功能模块的性能和价格；
(2) 验证这些功能模块；
(3) 在UWB片上系统(SoC)上集成功能模块；
(4) 通过顶层测试平台仿真验证功能模块。
B． 资格
(1) 具有外围功能模块（PCI，USB和SDIO）集成、验证和排错的直接工作经验；
(2) 具有ASIC设计流程的丰富经验。
C． 优先考虑:
具有FPGA经验者；硕士或以上学位。

Position title: Peripheral_ASIC Engineer
A． Responsibilities:
(1) Evaluation of peripheral IPs from different vendors in quality and
price;
(2) Verification of these design Ips;
(3) Integration of IPs to the UWB SoC;
(4) Verification of IPs in the top level test bench simulation.
B． Qualification:
(1) Hands on experience on peripheral integration, verification and
debugging of IPs such as PCI, USB and SDIO;.
(2) Solid experience on ASIC flow.
C． Priority:
FPGA experience;
MS and higher.

网 页: ww***com[点击查看]
email : garyzhu@
电 话: 021-52072356, 13818809485
联系人: 朱彭遐

点击率: 56

公司简要介绍：
不详 不详