意法半导体研发(深圳)有限公司

职位：多个职位
发布时间：2007-11-13
工作地点：深圳
信息来源：清华大学就业网
职位类型：全职
职位描述
发布时间：2007-11-13 截止时间：

招聘单位：意法半导体研发(深圳)有限公司

单位 基本信息

单位名称： 意法半导体研发(深圳)有限公司

单位地区：
单位隶属部门： 广东省

单位性质： 三资企业
单位行业： 制造业

单位地址：

单位邮编：

单位主页：

单位联系人：

单位联系方式：

单位Email:

招聘 信息内容

清华大学专场招聘会

时间：2007年11月23日(星期五) 晚上7:00

地点：就业指导中心报告厅 I

ANALOG IC DESIGN ENGINEERS （Location: Shenzhen, Shanghai）

- Master degree in Electronics Engineering, Microelectronics, IC design;

- Good at English;

- Self motivated and good attitude;

- Proficient in major CAD tools and soft-wares.

- Job description:

• Analyze and define the specs

• Do the technical feasibility

• Communicate with internal and external customer

• Use EDA tool to analyze and design the circuit to comply with the specs

• Test and debug the prototype on the bench

DIGITAL IC DESIGN ENGINEERS （Location: Shenzhen, Shanghai）

- Master degree in Electronics Engineering, Telecom, Microelectronics, IC Design;

- Good at English;

- Self motivated and good attitude;

- Proficient in major CAD tools and softwares.

- Job description:

• Analyze and define a system using EDA tool

• Do the technical feasibility

• Communicate with internal and external customer

• Use EDA tool to analyze and design the circuit to comply with the specs

• Tasks: Front End (RTL, synthesis, DFT), Back End (P&R, STA, mask set), verification, silicon validation

IC LAYOUT ENGINEERS (Location: Shenzhen)

- Bachelor degree in Electronics Engineering, Microelectronics;

- Good at English + Team work + knowledge sharing;

- Self motivated and good attitude;

- Familiar with major CAD tools and soft-wares.

- Job description:

• Estimate the die size

• Do floor plan

• To convert the electrical schematics into physical layout using STs processes

• Verification for DRC and LVS

• To prepare bonding diagram

• To extract parasitic devices for post-layout simulations

• Use EDA tool to implement the circuit layout

【打印招聘信息】 【发布时间：2007-11-13】 【访问次数：90】 【关闭】

公司简要介绍：
不详 不详